This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

					_	_	
	ċ	(4)					
	(i)						
		4					
*							
		(F)					
		27					
		4.7					
							-
					•		
		- -					
			1				
	•			1.5.1			
	9						

DIALOG(R) File 351:Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

011622060 **Image available**
WPI Acc No: 1998-039188/ 199804

XRPX Acc No: N98-031660

Surface conduction type electron emitting component for image forming apparatus - has activation suppression layer made of right thermal conductivity insulating material, to which activation promotion layer is laminated

Patent Assignee: CANON KK (CANO)
Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week JP 9293448 19971111 JP 96105018 19960425 199804 B A Α B2 20020903 JP 96105018 JP 3320303 Α 19960425 200264

Priority Applications (No Type Date): JP 96105018 A 19960425

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 9293448 A 16 H01J-001/30

JP 3320303 B2 16 H01J-009/02 Previous Publ. patent JP 9293448

Abstract (Basic): JP 9293448 A

The component includes a pair of electrodes (4,5) arranged face to face on an insulating substrate (10). An electrically conductive film (6) provided with an electron emission unit (7), are formed between the electrodes.

An activation promotion layer (3) is laminated on an activation suppression layer (2). The activation suppression layer is made of a right thermal conductivity insulating material, and formed in a base (1).

ADVANTAGE - Offers highly efficient electron emitting component. Suppresses reduction in characteristic of component due to overactivation. Offers electron source with uniform electron emission characteristic thereby stabilising operation of image forming apparatus.

		id.
	en de la companya de La companya de la companya de	
ret Angles		الله الله الله الله الله الله الله الله
		3
i i		· .

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-293448

(43)公開日 平成9年(1997)11月11日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 J 1/30			H01J 1/30	В
31/12			31/12	C

審査請求 未請求 請求項の数10 〇1 (全 16 頁)


		母 互明不	不明不 明永久の数10 〇L (至 10 員)
(21)出願番号	特願平8-105018	(71)出願人	000001007
(22)出廢日	平成8年(1996)4月25日		キヤノン株式会社 東京都大田区下丸子3丁目30番2号
		(72)発明者	高木博園
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(72)発明者	宮田 浩克
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(74)代理人	弁理士 山下 養平

(54) 【発明の名称】 電子放出素子及び電子源及び画像形成装置

(57)【要約】

【課題】 電子放出素子の電子放出特性のばらつきを無くし、均一な特性を持つ電子源、及び、均一な輝度で動作安定性に優れた画像形成装置を提供する。

【解決手段】 絶縁性基板10上に、対向して設けられた一対の素子電極4,5と、該素子電極4,5間に設けられた、電子放出部7を有する導電性薄膜6と、を有する電子放出素子において、前記絶縁性基板10が、活性化抑制層2と、該層上に積層して形成された活性化促進層3とを有することを特徴とする電子放出素子。また、前記絶縁性基板10は、基体1上に、良熱伝導性絶縁物から成る活性化抑制層2と、該層よりも熱伝導性の低い活性化促進層3とを、順に積層して形成したことを特徴とする電子放出素子でもある。



【特許請求の範囲】

【請求項1】 絶縁性基板上に、対向して設けられた一対の素子電極と、該素子電極間に設けられた、電子放出部を有する導電性薄膜と、を有する電子放出素子において、

前記絶縁性基板が、活性化抑制層と、該層上に積層して 形成された活性化促進層とを有することを特徴とする電 子放出素子。

【請求項2】 前記活性化抑制層が、良熱伝導性絶縁物であることを特徴とする請求項1記載の電子放出素子。

【請求項3】 前記活性化抑制層が、前記良熱伝導性絶縁物としての、酸化アルミニウム、酸化タンタル、酸化チタン、窒化シリコン、窒化アルミニウム、のいずれかを含む層であることを特徴とする請求項2記載の電子放出素子。

【請求項4】 前記活性化促進層が、 SiO_2 を含むガラスであることを特徴とする請求項 $1\sim3$ のいずれかに記載の電子放出素子。

【請求項5】 前記絶縁性基板は、基体上に、良熱伝導性絶縁物から成る活性化抑制層と、該層よりも熱伝導性の低い活性化促進層とを、順に積層して形成したことを特徴とする請求項1記載の電子放出素子。

【請求項6】 前記導電性薄膜が、微粒子集合体であることを特徴とする請求項1~5のいずれかに記載の電子放出素子。

【請求項7】 前記電子放出素子が、表面伝導型電子放出素子であることを特徴とする請求項1~6のいずれかに記載の電子放出素子。

【請求項8】 請求項1~7のいずれかに記載の電子放出素子を、複数個並列に配置し結線してなる素子列を、少なくとも1列以上有し、各素子を駆動するための配線が、はしご状に配置されていることを特徴とする電子源。

【請求項9】 請求項1~7のいずれかに記載の電子放出素子を、X方向及びY方向に行列状に複数個配置し、同じ行に配された複数の前記電子放出素子の電極の一方は、X方向の配線に共通に接続され、同じ列に配された複数の前記電子放出素子の前記電極の他方は、Y方向の配線に共通に接続されていることを特徴とする電子源。

【請求項10】 請求項8又は9記載の電子源と、画像 形成部材とを、対向させて配し、入力信号に基づいて画 像を形成するようにしたことを特徴とする画像形成装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた画像形成装置に関する。

[0002]

【従来の技術】従来より、電子放出素子としては、大別

して熱電子放出素子と冷陰極電子放出素子を用いた2種類のものが知られている。冷陰極電子放出素子には電界放出型(以下、「FE型」という。)、金属/絶縁層/金属型(以下、「MIM型」という。)や、表面伝導型電子放出素子等がある。

【0003】FE型の例としては、W. P. Dyke&W. W. Dolan、 Fieldemission 、Advance in Electron Physics、8、89(1956)、あるいは、C. A. Spindt, PHYSICAL Properties of thin-film field emission cathodes with molybdenium cones", J. Appl. Phys., 47,5248(1976)等に開示されたものが知られている。

【0004】MIM型の例としては、C. A. Mead、"Operation of Tunnel-Emission Devices"、J. Apply. Phys.、32、646(1961)等に開示されたものが知られている。

【0005】表面伝導型電子放出素子型の例としては、 M. I. Elinson, Radio Eng. Ele ctron Pys. 10, 1290, (1965) 等に開示されたものがある。表面伝導型電子放出素子 は、基板上に形成された小面積の薄膜に、膜面に平行に 電流を流すことにより、電子放出が生ずる現象を利用す るものである。この表面伝導型電子放出素子としては、 前記エリンソン等によるSn〇₂ 薄膜を用いたもの、A u薄膜によるもの[G. Dittmer: Thin Solid Films", 9, 317 (197 2)]、In₂ O₃ /SnO₂ 薄膜によるもの[M. H artwell and C.G. Fonstad:" IEEE Trans. ED Conf.", 519 (1975)]、カーボン薄膜によるもの[荒木久 他: 真空、第26巻、第1号、22頁(1983)]等 が報告されている。

【0006】表面伝導型電子放出素子の構成の一例を図 14に模式的に示す。図14(a)は模式的平面図、 (b)は模式的断面図である。同図において1は基板で

(b) は模式的断面図である。同図において1は基板である。6は導電性薄膜であり後述の通電フォーミングと呼ばれる通電処理により電子放出部7が形成される。

【0007】表面伝導型電子放出素子においては、電子放出を行う前に導電性薄膜6を予め通電フォーミングと呼ばれる通電処理によって電子放出部7を形成するのが一般的であった。即ち、通電フォーミングとは前記導電性薄膜6に直流電圧あるいは非常にゆっくりとした昇電圧例えば1V/分程度を印加通電するか、あるいはパルス電圧を印加通電し、導電性薄膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部7を形成することである。尚、電子放出部7は導

電性薄膜6の一部に亀裂などの構造の変化が発生しその 亀裂などの付近から電子放出が行われる。さらに放出電 流量を増加させるために炭化水素系の気体中で通電し、 活性化処理を行う。通電フォーミング処理、および活性 化処理をした表面伝導型電子放出素子は、上述導電性薄 膜6に電圧を印加し、素子に電流を流すことにより、上 述電子放出部7より電子を放出せしめるものである。

[0008]

【発明が解決しようとする課題】電子放出素子については、電子放出素子を適用した画像形成装置が明るい表示画像を安定して提供できるように、更に安定な電子放出特性及び電子放出の効率向上が要望されている。ここでの効率は、表面伝導型電子放出素子の一対の素子電極に電圧を印加した際に、両電極間を流れる電流(以下、

「素子電流」という。)と真空中に放出される電流(以下、「電子放出電流」という。)との比で評価されるものであり、素子電流が小さく、放出電流が大きい電子放出素子が望まれている。安定的に制御し得る電子放出特性と効率の向上がなされれば、例えば蛍光体を画像形成部材とする画像形成装置においては、低電流で明るい高品位な画像形成装置、例えばフラットテレビが実現できる。また、低電流化にともない、画像形成装置を構成する駆動回路等のローコスト化も図れる。

【0009】しかしながら、表面伝導型電子放出素子の放出電流量は図2に示したように活性化時間が長くなるとかえって減少する。個々の表面伝導型電子放出素子は初期放出電流が全く均一とはいえず、また場所により活性化中のガス圧が異なるなどの原因により、個々の素子は異なる活性化特性を示す。すなわち、同一時間活性化を行った場合には素子により効率のばらつきを有することになる。そこで複数の表面伝導型電子放出素子を使用して、電子源、あるいは画像形成装置を構成した場合、個々の電子放出素子の効率が揃っていないと電子放出量が位置で変化したり輝度むらを生じるという問題があった。

【0010】[発明の目的]本発明の目的は、複数の電子放出素子の電子放出特性が均一な電子源を提供するとともに、これを用いた、均一な輝度で動作安定性に優れた画像形成装置を提供することにある。

[0011]

【課題を解決するための手段及び作用】本発明は、上述した課題を解決するための手段として、絶縁性基板上に、対向して設けられた一対の素子電極と、該素子電極間に設けられた、電子放出部を有する導電性薄膜と、を有する電子放出素子において、前記絶縁性基板が、活性化抑制層と、該層上に積層して形成された活性化促進層とを有することを特徴とする電子放出素子を提供するものである。

【0012】また、前記活性化抑制層が、良熱伝導性絶 縁物であることを特徴とする電子放出素子でもある。 【0013】また、前記活性化促進層が、ガラスであることを特徴とする電子放出素子でもある。

【 0 0 1 4 】また、前記絶縁性基板は、基体上に、良熱 伝導性絶縁物から成る活性化抑制層と、該層よりも熱伝 導性の低い活性化促進層とを、順に積層して形成したこ とを特徴とする電子放出素子でもある。

【0015】また、前記導電性薄膜が、微粒子集合体であることを特徴とする電子放出素子でもある。

【0016】また、前記電子放出素子が、表面伝導型電子放出素子であることを特徴とする電子放出素子でもある。

【 0 0 1 7 】本発明は、また、上記の電子放出素子を、 複数個並列に配置し結線してなる素子列を、少なくとも 1 列以上有し、各素子を駆動するための配線が、はしご 状に配置されていることを特徴とする電子源を、上記課 題を解決するための手段とするものである。

【0018】また、上記電子放出素子を、X方向及びY方向に行列状に複数個配置し、同じ行に配された複数の前記電子放出素子の電極の一方は、X方向の配線に共通に接続され、同じ列に配された複数の前記電子放出素子の前記電極の他方は、Y方向の配線に共通に接続されていることを特徴とする電子源でもある。

【 O O 1 9 】本発明は、更にまた、上記電子源と、画像 形成部材とを、対向させて配し、入力信号に基づいて画 像を形成するようにしたことを特徴とする画像形成装置 を、上記課題を解決するための手段とするものでもあ る。

【0020】[作用]本発明によれば、良熱伝導性の活性化抑制層上に活性化促進層を形成し、該活性化促進層上に電子放出素子を形成することにより、活性化工程において、活性化過剰による特性の低下が抑制されるとともに、活性化が均一になるため、放出電流が均一な電子放出素子を形成することができると思われる。

【 0 0 2 1 】また、この本発明の電子放出素子を複数個配列した電子源においても、電子放出素子の位置による電子放出特性のばらつきが少なく、電子放出特性が均一な電子源を得ることができる。

【0022】また、本発明の電子源を用いた画像形成装置においては、輝度むらが少なく、均一な輝度で動作安定性に優れた画像形成装置を得ることができる。

[0023]

【発明の実施の形態】

[実施形態]以下、図面を参照しながら本発明の実施形態を説明する。

【0024】図1は、本発明を適用可能な表面伝導型電子放出素子の構成を示す模式図であり、図1(a)は模式的平面図、図1(b)は模式的断面図である。図1において、1は基体、2は基体1上に形成された活性化抑制層、3は活性化抑制層上に形成した活性化促進層、4および5は素子電極、6は導電性薄膜、7は電子放出部

である。また、10は、活性化抑制層及び活性化促進層 が形成された基板を示す。

【0025】基体1としては、石英ガラス, Na等の不 純物含有量を減少したガラス, 青板ガラス, アルミナ等 のセラミックス及びSi基板等を用いることができる。

【0026】活性化抑制層2として、酸化アルミニウム、酸化タンタル、酸化チタン等の酸化物や窒化シリコン、窒化アルミニウム、窒化タンタル等の窒化物などの、良熱伝導性絶縁物を用いることができる。

【0027】また活性化促進層3としては、 SiO_2 、 SiO_2 を主成分とするガラスなどが好ましい。活性化促進層は電気的絶縁材料である必要がある。

【0028】また、活性化促進層と、該層よりも良熱伝 導性の活性化抑制層とを積層することを特徴とする。

【0029】ここで、活性化工程とは、以下に詳しく説明するが、フォーミング工程後、電子放出状態を形成する工程を言い、例えば、有機物質のガスを含有する雰囲気下で、素子に対してパルス電圧の印加を繰り返すことで行うことができる。

【0030】この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が素子上に堆積し、素子電流 If、放出電流 Ieが、著しく変化するようになる。

【0031】活性化促進層とは、この存在により活性化が可能となるものであり、活性化抑制層とは、この層により活性化が起こらない、あるいは活性化の速度が遅くなるものである。活性化しやすい、しにくいという現象がどのような物性で決まっているかは明らかでないが、熱伝導性が良く、熱が基板に逃げやすい材料において活性化しにくという傾向がある。

【0032】活性化抑制層2及び活性化促進層3の形成 方法としては、通常の薄膜形成法が適応できる。すなわ ち、真空蒸着法、スパッタ法、CVD法、ゾルゲル法等 が用いられる。

【0033】活性化抑制層2の厚みの上限はないと考えられるが、活性化促進層3の厚さは、厚すぎると下層の活性化抑制層の効果が隠されてしまうので、0.2ミクロン以下であることが望ましく、好ましくは0.1μm以下が良い。

【0034】対向する素子電極4、5の材料としては、一般的な導体材料を用いることができる。これは例えば、Ni, Cr, Au, Mo, W, Pt, Ti, A1, Cu, Pd等の金属或は合金及びPd, Ag, Au, RuO_2 , Pd-Ag等の金属或は金属酸化物とガラス等から構成される印刷導体、 $In_2O_3-SnO_2$ 等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。

【0035】素子電極間隔し、素子電極長さW、導電性 薄膜6の形状等は、応用される形態等を考慮して、設計 される。 【0036】素子電極間隔しは、好ましく、数百nmから数百μmの範囲とすることができ、より好ましくは、素子電極間に印加する電圧等を考慮して数μmから数十μmの範囲とすることができる。

【0037】また、素子電極長さWは、電極の抵抗値、電子放出特性を考慮して、数μmから数百μmの範囲とすることができる。

【0038】また、素子電極の膜厚dは、数十nmから数μmの範囲とすることができる。

【0039】導電性薄膜6には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は、素子電極4、5へのステップカバレージ、素子電極4、5間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、1 nmから数百 nmの範囲とするのが好ましく、より好ましくは1 nmより5 0 nmの範囲とするのが良い。その抵抗値は、Rsが10²から107 Ω / \square の値である。なおRsは、厚さがt、幅がWで長さが1の薄膜の長さ方向に測定した抵抗Rを、R=Rs(1/w)とおいたときに現れる値である。

【0040】本願明細書において、フォーミング処理については、通電処理を例に挙げて説明するが、フォーミング処理はこれに限られるものではなく、膜に亀裂などの構造の変化を生じさせて高抵抗状態を形成する処理を包含するものである。

【0041】導電性薄膜6を構成する材料は、Pd、Pt、Ru、Ag、Au、Ti、In、Cu、Cr、Fe e、Zn、Sn、Ta、W 、Pb等の金属、PdO、 SnO_2 、 In_2 O_3 、PbO 、 Sb_2 O_3 等の酸化物、 HfB_2 、 ZrB_2 、 LaB_6 、 CeB_6 、 YB_4 、 GdB_4 等の硼化物、TiC、ZrC、HfC、TaC、SiC、WC等の炭化物、TiN、ZrN、HfN等の窒化物、Si、Ge等の半導体、カーボン等の中から適宜選択される。

【0042】ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造は、微粒子が個々に分散配置した状態あるいは微粒子が互いに隣接、あるいは重なり合った状態(いくつかの微粒子が集合し、全体として島状構造を形成している場合も含む)をとっている。微粒子の粒径は、1 nmから数百 nmの範囲、好ましくは、1 nmから20 nmの範囲である。

【 0 0 4 3 】なお、本明細書では頻繁に「微粒子」という言葉を用いるので、その意味について説明する。

【0044】小さな粒子を「微粒子」と呼び、これよりも小さなものを「超微粒子」と呼ぶ。「超微粒子」よりもさらに小さく原子の数が数百個程度以下のものを「クラスター」と呼ぶことは広く行われている。

【0045】しかしながら、それぞれの境は厳密なものではなく、どの様な性質に注目して分類するかにより変化する。また「微粒子」と「超微粒子」を一括して「微

粒子」と呼ぶ場合もあり、本明細書中での記述はこれに 沿ったものである。

【0046】「実験物理学講座14表面・微粒子」(木下是雄編、共立出版 1986年9月1日発行)では次のように記述されている。

【0047】「本稿で微粒子と言うときにはその直径がだいたい2~3μm程度から10nm程度までとし、特に超微粒子というときは粒径が10nm程度から2~3nm程度までを意味することにする。両者を一括して単に微粒子と書くこともあってけっして厳密なものではなく、だいたいの目安である。粒子を構成する原子の数が2個から数十~数百個程度の場合はクラスターと呼ぶ。」(195ページ 22~26行目)。

【0048】付言すると、新技術開発事業団の"林・超 微粒子プロジェクト"での「超微粒子」の定義は、粒径 の下限はさらに小さく、次のようなものであった。

【0049】「創造科学技術推進制度の"超微粒子プロジェクト"(1981~1986)では、粒子の大きさ(径)がおよそ1~100nmの範囲のものを"超微粒子"(ultra fine particle)と呼ぶことにした。すると1個の超微粒子はおよそ100~108個くらいの原子の集合体ということになる。原子の尺度でみれば超微粒子は大~巨大粒子である。」

(「超微粒子-創造科学技術-」林主税、上田良二、田崎明編;三田出版 1988年 2ページ1~4行目)「超微粒子よりさらに小さいもの、すなわち原子が数個〜数百個で構成される1個の粒子は、ふつうクラスターと呼ばれる」(同書2ページ12~13行目)。

【0050】上記のような一般的な呼び方をふまえて、本明細書において「微粒子」とは多数の原子・分子の集合体で、粒径の下限は0.1 nmの数倍~1 nm程度、上限は数μm程度のものを指すこととする。

【0051】電子放出部7は、導電性薄膜6の一部に形成された高抵抗の亀裂などにより構成され、導電性薄膜6の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。電子放出部7の内部には、十分の数 n m から数 + n m の範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性薄膜6を構成する材料の元素の一部、あるいは全ての元素を含有するものとなる。電子放出部7及びその近傍の導電性薄膜6には、炭素及び炭素化合物を有することもできる。

【0052】上述の表面伝導型電子放出素子の製造方法としては様々な方法があるが、その一例を図11に模式的に示す。

【0053】以下、図1及び図11を参照しながら製造方法の一例について説明する。図11においても、図1に示した部位と同じ部位には図1に付した符号と同一の符号を付している。

【0054】1)基体1を洗剤、純水および有機溶剤等

を用いて十分に洗浄し、その表面に活性化抑制層2および活性化促進層3を真空蒸着法、スパッタ法等により堆積する。次に真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基板上に素子電極4、5を形成する(図11 (a))。

【0055】2)素子電極4、5を設けた基板に、有機 金属溶液を塗布して、有機金属薄膜を形成する。

【0056】有機金属溶液には、前述の導電性膜6の材料の金属を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性薄膜6を形成する(図11(b))。

【0057】ここでは、有機金属溶液の塗布法を挙げて 説明したが、導電性薄膜6の形成法はこれに限られるも のでなく、真空蒸着法、スパッタ法、化学的気相堆積 法、分散塗布法、ディッピング法、スピンナー法等を用 いることもできる。

【0058】3)つづいて、フォーミング工程を施す。 このフォーミング工程の方法の一例として通電処理による方法を説明する。素子電極4、5間に、不図示の電源 を用いて、通電を行うと、導電性薄膜6の部位に、構造 の変化した電子放出部7が形成される。

【0059】通電フォーミングによれば導電性薄膜6に 局所的に破壊、変形もしくは変質等の構造の変化した部位が形成される。該部位が電子放出部7を構成する。

【0060】通電フォーミングの電圧波形の例を図3に示す。電圧波形は、バルス波形が、好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図3(a)に示した手法と、パルス波高値を増加させながら、電圧パルスを印加する図3(b)に示した手法がある。

【0061】図3(a)におけるT1及びT2は電圧波形のパルス幅とパルス間隔である。通常T1は1マイクロ秒~10ミリ秒、T2は、10マイクロ秒~100ミリ秒の範囲で設定される。三角波の波高値(通電フォーミング時のピーク電圧)は、表面伝導型電子放出素形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は三角波に限定されるものではなく、矩形波など所望の波形を採用することができる。

【0062】図3(b)におけるT1及びT2は、図3(a)に示したのと同様とすることができる。三角波の波高値(通電フォーミング時のピーク電圧)は、例えば0.1 Vステップ程度づつ、増加させることができる。【0063】通電フォーミング処理の終了は、パルス間

【0063】 通電フォーミンク処理の終了は、ハルス同隔T2中に、導電性薄膜2を局所的に破壊、変形しない程度の電圧を印加し、電流を測定して検知することができる。例えば0.1 V程度の電圧印加により流れる素子電流を測定し、抵抗値を求めて、1 MΩ以上の抵抗を示

した時、通電フォーミングを終了させる。

【0064】4)フォーミングを終えた素子には活性化工程と呼ばれる処理を施す。活性化工程とは、この工程により、素子電流 I f、放出電流 I eが、著しく変化する工程である。

【0065】活性化工程は、例えば、有機物質のガスを 含有する雰囲気下で、通電フォーミングと同様に、パル スの印加を繰り返すことで行うことができる。この雰囲 気は、例えば油拡散ポンプやロータリーポンプなどを用 いて真空容器内を排気した場合に雰囲気内に残留する有 機ガスを利用して形成することができる他、イオンポン プなどにより一旦十分に排気した真空中に適当な有機物 質のガスを導入することによっても得られる。このとき の好ましい有機物質のガス圧は、前述の応用の形態、真 空容器の形状や、有機物質の種類などにより異なるため 場合に応じ適宜設定される。適当な有機物質としては、 アルカン、アルケン、アルキンの脂肪族炭化水素類、芳 香族炭化水素類、アルコール類、アルデヒド類、ケトン 類、アミン類、フェノール、カルボン、スルホン酸等の 有機酸類等を挙げることが出来、具体的には、メタン、 エタン、プロパンなどC_n H_{2n+2}で表される飽和炭化水 素、エチレン、プロピレンなどC。H2n等の組成式で表 される不飽和炭化水素、ベンゼン、トルエン、メタノー ル、エタノール、ホルムアルデヒド、アセトアルデヒ ド、アセトン、メチルエチルケトン、メチルアミン、エ チルアミン、フェノール、蟻酸、酢酸、プロピオン酸等 が使用できる。この処理により、雰囲気中に存在する有 機物質から、炭素あるいは炭素化合物が素子上に堆積 し、素子電流 If、放出電流 Ieが、著しく変化するよ うになる。

【0066】活性化工程の終了判定は、素子電流Ifを放出電流Ieを測定しながら、適宜行う。なおパルス幅、パルス間隔、パルス波高値などは適宜設定される。【0067】炭素及び炭素化合物とは、例えばグラファイト(いわゆるHOPG、PG、GCを包含する、HOPGは、ほぼ完全なグラファイトの結晶構造、PGは結晶粒が20nm程度で結晶構造がやや乱れたもの、GCは結晶粒が2nm程度になり結晶構造の乱れがさらに大きくなったものを指す。)、非晶質カーボン(アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す)であり、その膜厚は、50nm以下の範囲とするのが好ましく、30nm以下の範囲とすることがより好ましい。

【0068】5)このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションボンプ、イオンポンプ、クライオボンプ等の真空

排気装置を挙げることが出来る。

【0069】前記活性化の工程で、排気装置として油拡 散ポンプやロータリーポンプを用い、これから発生する オイル成分に由来する有機ガスを用いた場合は、この成 分の分圧を極力低く抑える必要がある。真空容器内の有 機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た に堆積しない分圧で1×10-5Pa以下が好ましく、さ らには1×10-7Pa以下が特に好ましい。さらに真空 容器内を排気するときには、真空容器全体を加熱して、 真空容器内壁や、電子放出素子に吸着した有機物質分子 を排気しやすくするのが好ましい。このときの加熱条件 は、80~400℃で、できるだけ長時間処理するのが 望ましいが、特にこの条件に限るものではなく、真空容 器の大きさや形状、電子放出素子の構成などの諸条件に より適宜選ばれる条件により行う。真空容器内の圧力は 極力低くすることが必要で、1×10⁻⁵Pa以下が好ま しく、さらに1×10-6Pa以下が特に好ましい。

【0070】安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、真空度自体は多少低下しても十分安定な特性を維持することが出来る。

【0071】このような真空雰囲気を採用することによ り、新たな炭素あるいは炭素化合物の堆積を抑制でき、 結果として素子電流 If、放出電流 Ieが、安定する。 上述した工程を経て得られた本発明を適用可能な電子放 出素子の基本特性について図4、図5を参照しながら説 明する。図4は、真空処理装置の一例を示す模式図であ り、この真空処理装置は測定評価装置としての機能をも 兼ね備えている。図4においても、図1に示した部位と 同じ部位には図1に付した符号と同一の符号を付してい る。図4において、45は真空容器であり、46は排気 ポンプである。真空容器45内には電子放出素子が配さ れている。即ち、1は電子放出素子を構成する基体であ り、4及び5は素子電極、6は導電性薄膜、7は電子放 出部である。41は、電子放出素子に素子電圧Vfを印 加するための電源、40は素子電極4、5間の導電性薄 膜6を流れる素子電流 I fを測定するための電流計、4 4は素子の電子放出部より放出される放出電流 I e を捕 捉するためのアノード電極である。43はアノード電極 44に電圧を印加するための高圧電源、42は素子の電 子放出部7より放出される放出電流 I e を測定するため の電流計である。一例として、アノード電極の電圧を1 kV~10kVの範囲とし、アノード電極と電子放出素 子との距離Hを2mm~8mmの範囲として測定を行う ことができる。

【0072】真空容器45内には、不図示の真空計等の 真空雰囲気下での測定に必要な機器が設けられていて、 所望の真空雰囲気下での測定評価を行えるようになって いる。排気ポンプ46は、ターボポンプ、ロータリーポ ンプからなる通常の高真空装置系と更に、イオンボンプ等からなる超高真空装置系とにより構成されている。ここに示した電子源基板を配した真空処理装置の全体は、不図示のヒーターにより加熱できる。従って、この真空処理装置を用いると、前述の通電フォーミング以降の工程も行うことができる。

【0073】図5は、図4に示した真空処理装置を用いて測定された放出電流Ie、素子電流Ifと素子電圧Vfの関係を模式的に示した図である。図5においては、放出電流Ieが素子電流Ifに比べて著しく小さいので、任意単位で示している。なお。縦・横軸ともリニアスケールである。

【0074】図5からも明らかなように、本発明を適用した表面伝導型電子放出素子は、放出電流 I e に関して三つの特徴的性質を有する。

【0075】即ち、(i)本素子は、ある電圧(しきい値電圧と呼ぶ、図5中のVth)以上の素子電圧を印加すると急激に放出電流 I e が増加し、一方しきい値電圧 Vth以下では放出電流 I e に対する明確なしきい値電圧 V t hを持った非線形素子である。

(ii)放出電流Ieが素子電圧Vfに単調増加依存するため、放出電流Ieは素子電圧Vfで制御できる。 (iii)アノード電極44に捕捉される放出電荷は、素子電圧Vfを印加する時間に依存する。つまり、アノード電極44に捕捉される電荷量は、素子電圧Vfを印加する時間により制御できる。

【0076】以上の説明より理解されるように、本発明を適用した表面伝導型電子放出素子は、入力信号に応じて、電子放出特性を容易に制御できることになる。この性質を利用すると、複数の電子放出素子を配して構成した電子源、画像形成装置等、多方面への応用が可能となる。

【0077】本発明の電子放出素子の応用例について以下に述べる。本発明を適用した表面伝導型電子放出素子の複数個を基板上に配列し、例えば、電子源あるいは、画像形成装置が構成できる。

【0078】電子放出素子の配列については、種々のものが採用できる。一例として、図6に示すように並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数配し(行方向と呼ぶ)、この配線と直交する方向(列方向と呼ぶ)で、該電子放出素子の上方に配した制御電極(グリッドとも呼ぶ)により、電子放出素子からの電子を制御駆動するはしご状配置のものがある。これとは別に、電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続するものが挙げられる。このようなものは所謂単純マトリクス配置である。

【0079】単純マトリクス配置について以下に詳述する。本発明を適用可能な表面伝導型電子放出素子については、前述したとおり(i)乃至(i i i)の特性がある。即ち、表面伝導型電子放出素子からの放出電子は、しきい値電圧以上では、対向する素子電極間に印加するパルス状電圧の波高値と中で制御できる。一方、しきい値電圧以下では、殆ど放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子に、パルス状電圧を適宜印加すれば、入力信号に応じて、表面伝導型電子放出素子を選択して電子放出量を制御できる。

【0080】以下この原理に基づき、本発明を適用可能な電子放出素子を複数配して得られる電子源基板について、図7を用いて説明する。図7において、71は電子源基板、72はX方向配線、73はY方向配線である。74は表面伝導型電子放出素子、75は結線である。【0081】m本のX方向配線72は、Dx1、Dx2、... Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。【0082】Y方向配線73は、Dy1、Dy2... Dynのn本の配線よりなり、X方向配線72と同様に形成される。これらm本のX方向配線72とn本のY方向配線73との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m、nは、共に正の整数)

【0083】不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線72を形成した基板71の全面或は一部に所望の形状で形成され、特に、X方向配線72とY方向配線73の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。X方向配線72とY方向配線73は、それぞれ外部端子として引き出されている。

【0084】表面伝導型電子放出素子74を構成する一対の電極(不図示)は、m本のX方向配線72とn本のY方向配線73と導電性金属等からなる結線75によって電気的に接続されている。

【0085】配線72と配線73を構成する材料、結線75を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。

【0086】X方向配線72には、X方向に配列した表面伝導型電子放出素子74の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Y方向配線73には、Y方向に配列した表面伝導型電子放出素子74の各列を入力信号に応じて、変

調するための不図示の変調信号発生手段が接続される。 各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。

【0087】上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図8と図9及び図10を用いて説明する。図8は、画像形成装置の表示パネルの一例を示す模式図であり、図9は、図8の画像形成装置に使用される蛍光膜の模式図である。図10は、NTSC方式のテレビ信号に応じて表示を行なうための駆動回路の一例を示すブロック図である。

【0088】図8において、71は電子放出素子を複数配した電子源基板、81は電子源基板71を固定したリアプレート、86はガラス基板83の内面に蛍光膜84とメタルバック85等が形成されたフェースプレートである。82は、支持枠であり該支持枠82には、リアプレート81、フェースプレート86がフリットガラス等を用いて接続されている。88は外囲器であり、例えば大気中あるいは、窒素中で、400~500℃の温度範囲で10分以上焼成することで、封着して構成される。【0089】74は、図1における電子放出素子に相当する。72、73は、表面伝導型電子放出素子の一対の素子電極と接続されたX方向配線及びY方向配線である。

【0090】外囲器88は、上述の如く、フェースープレート86、支持枠82、リアプレート81で構成される。リアプレート81は主に基板71の強度を補強する目的で設けられるため、基板71自体で十分な強度を持つ場合は別体のリアプレート81は不要とすることができる。即ち、基板71に直接支持枠82を封着し、フェースプレート86、支持枠82及び基板71で外囲器88を構成しても良い。一方、フェースープレート86、リアプレート81間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器88を構成することもできる。

【0091】図9は、蛍光膜を示す模式図である。蛍光膜84は、モノクロームの場合は蛍光体のみから構成することができる。カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材91と蛍光体92とから構成することができる。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体92間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜84における外光反射によるコントラストの低下を抑制することがもが光反射によるコントラストの低下を抑制することがある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができ

る。

【0092】ガラス基板83に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。蛍光膜84の内面側には、通常メタルバック85が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート86側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常、「フィルミング」と呼ばれる。)を行い、その後A1を真空蒸着等を用いて堆積させることで作製できる。

【0093】フェースプレート86には、更に蛍光膜8 4の導電性を高めるため、蛍光膜84の外面側に透明電極(不図示)を設けてもよい。

【0094】前述の封着を行う際には、カラーの場合は 各色蛍光体と電子放出素子とを対応させる必要があり、 十分な位置合わせが不可欠となる。

【0095】図8に示した画像形成装置は、例えば以下 のようにして製造される。外囲器88は、前述の安定化 工程と同様に、適宜加熱しながら、イオンポンプ、ソー プションポンプ、ターボポンプ、クライオポンプなどの オイルを使用しない排気装置により不図示の排気管を通 じて排気し、10⁻⁵Pa程度の真空度の有機物質の十分 少ない雰囲気にした後、封止が成される。外囲器88の 封止後の真空度を維持するために、ゲッター処理を行な うこともできる。これは、外囲器88の封止を行う直前 あるいは封止後に、抵抗加熱あるいは高周波加熱等を用 いた加熱により、外囲器88内の所定の位置(不図示) に配置されたゲッターを加熱し、蒸着膜を形成する処理 である。ゲッターは通常Ba等が主成分であり、該蒸着 膜の吸着作用により、たとえば1×10-5ないしは1× 10⁻⁶ Paの真空度を維持するものである。ここで、表 面伝導型電子放出素子のフォーミング処理以降の工程 は、適宜設定できる。

【0096】次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行う為の駆動回路の構成例について、図10を用いて説明する。図10において、101は画像表示パネル、102は走査回路、103は制御回路、104はシフトレジスタである。105はラインメモリ、106は同期信号分離回路、107は変調信号発生器、VxおよびVaは直流電圧源である。

【0097】表示パネル101は、端子Dox1乃至Doxm、端子Doy1乃至Doyn、及び高圧端子Hvを介して外部の電気回路と接続している。端子Dox1 乃至Doxmには、表示パネル内に設けられている電子源、即ち、M行N列の行列状にマトリクス配線された表 面伝導型電子放出素子群を一行(N素子)ずつ順次駆動する為の走査信号が印加される。

【0098】端子Doy1乃至Doynには、前記走査信号により選択された一行の表面伝導型電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子Hvには、直流電圧源Vaより、例えば10k[V]の直流電圧が供給されるが、これは表面伝導型電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。

【0099】走査回路102について説明する。同回路は、内部にM個のスイッチング素子を備えたもので(図中、S1ないしSmで模式的に示している)ある。各スイッチング素子は、直流電圧源V×の出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル101の端子Do×1ないしDo×mと電気的に接続される。S1D至Smの各スイッチング素子は、制御回路103が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合わせることにより構成することができる。

【0100】直流電圧源V×は、本例の場合には表面伝 導型電子放出素子の特性(電子放出しきい値電圧)に基 づき走査されていない素子に印加される駆動電圧が電子 放出しきい値電圧以下となるような一定電圧を出力する よう設定されている。

【0101】制御回路103は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路103は、同期信号分離回路106より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsftおよびTmryの各制御信号を発生する。

【0102】同期信号分離回路106は、外部から入力されるNTSC方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離(フィルター)回路等を用いて構成できる。同期信号分離回路106により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上DATA信号と表した。該DATA信号はシフトレジスタ104に入力される。

【0103】シフトレジスタ104は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路103より送られる制御信号Tsftに基づいて動作する(即ち、制御信号Tsftは、シフトレジスタ104のシフトクロックであるということもできる。)。シリアル/パラレル変換された画像1ライン分(電子放出素子N素子分の駆動データに相当)のデータ

は、Id1乃至IdnのN個の並列信号として前記シフトレジスタ104より出力される。

【0104】ラインメモリ105は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路103より送られる制御信号Tmryに従って適宜 Id1乃至 Idnの内容を記憶する。記憶された内容は、I'd1乃至 I'dnとして出力され、変調信号発生器107に入力される。

【0105】変調信号発生器107は、画像データI'd1乃至I'dnの各々に応じて表面伝導型電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Doy1乃至Doynを通じて表示パネル101内の表面伝導型電子放出素子に印加される。

【0106】前述したように、本発明を適用可能な電子放出素子は放出電流 I e に対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Vthがあり、Vth以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの液高値Vmを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。

【 0 1 0 7 】従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器 1 0 7 として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。

【0108】パルス幅変調方式を実施するに際しては、変調信号発生器107として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。

【0109】シフトレジスタ104やラインメモリ105は、デジタル信号式のものもアナログ信号式のものも 採用できる。画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。

【0110】デジタル信号式を用いる場合には、同期信号分離回路106の出力信号DATAをデジタル信号化する必要があるが、これには106の出力部にA/D変換器を設ければ良い。これに関連してラインメモリ105の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器107に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式

の場合、変調信号発生器107には、例えばD/A変換 回路を用い、必要に応じて増幅回路などを付加する。パ ルス幅変調方式の場合、変調信号発生器107には、例 えば高速の発振器および発振器の出力する波数を計数す る計数器(カウンタ)及び計数器の出力値と前記メモリ の出力値を比較する比較器(コンパレータ)を組み合せ た回路を用いる。必要に応じて、比較器の出力するパル ス幅変調された変調信号を表面伝導型電子放出素子の駆 動電圧にまで電圧増幅するための増幅器を付加すること もできる。

【0111】アナログ信号を用いた電圧変調方式の場合、変調信号発生器107には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて表面伝導型電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。

【0112】このような構成をとり得る本発明の適用可能な画像表示装置においては、各電子放出素子に、容器外端子Dox1乃至Doxm、Doy1乃至Doynを介して電圧を印加することにより、電子放出が生ずる。高圧端子Hvを介してメタルバック85、あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜84に衝突し、発光が生じて画像が形成される。

【0113】ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、NTSC方式を挙げたが入力信号はこれに限られるものではなく、PAL、SECAM方式などの他、これよりも、多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式をも採用できる。

【0114】本発明の画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。

[0115]

【実施例】以下、具体的な実施例を挙げて本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。

【0116】(実施例1)本実施例に用いた素子は、図1と同様な構造を持つもので、1枚の基板に48個の素子を1列に並べて形成したものである。電子放出素子の製造プロセスを図11を用いて説明する。

【0117】工程-a

清浄化した青板ガラス上に活性化抑制層2として厚さ2

 μ mの酸化アルミニウム膜をスパッタリング法で成膜したのち、活性化促進層 3 としてシリコン酸化膜をスパッタリング法により形成した。シリコン酸化膜の厚みをそれぞれ0.1 μ m、0.05 μ m、0.01 μ mとした3種類の基板(試料a、b、c)を用意した。

【0118】工程-b

基板に、電極のパターンに対応する開口部を有するホトレジスト(RD-2000N-41;日立化成社製)のマスクパターンを形成し、真空蒸着法により厚さ5nmのTi、厚さ100nmのPtを順次積層。ホトレジストを有機溶剤で溶解しPt/Ti膜をリフトオフして、素子電極4、5を形成した。素子電極の間隔しは3μm、電極幅Wは300μmである(図11(a))。

【0119】工程-c

上記素子に厚さ100nmのCr膜を真空蒸着法により 形成し、フォトリソグラフィー技術により、導電性薄膜 のパターンに対応する開口部を設け、導電性薄膜形成の ためのCrマスクを形成する。

【0120】これに有機Pd溶液(ccp4230; 奥野製薬(株)製)をスピンナーを用いて塗布、大気中で300^{C10分間の焼成処理を行いPdOを主成分とする微粒子膜6を形成した。この膜の厚さは10nmであった。}

【0121】工程-d

Crマスクをウェットエッチングで除去し、PdO微粒子膜をリフトオフすることにより所望の形状の導電性薄膜6を得る。該導電性薄膜の抵抗値は、 $Rs=2\times10$ Ω / \square であった(図11(b))。

【0122】工程-e

基板10を図4に模式的に示す装置の真空容器45内に設置し、排気装置46により真空容器を排気して圧力を1.3×10⁻³ Paとした。このとき用いた装置は、ターボポンプとロータリーボンプからなるいわゆる高真空用排気装置である。排気装置46はこのほかに超高真空用のイオンボンプを備えており、適宜切り替えて用いることが出来る。

【0123】各素子に、駆動電源41によりパルス電圧を印加しフォーミング処理を行い、電子放出部を形成した。このときのパルス電圧の波形は、図3(b)のような、波高値の漸増する三角波パルスであり、パルス幅はT1=1 msec.、パルス間隔はT2=1 0 msec.とした。また、フォーミング処理中は、フォーミングパルスの休止時間内に0.1 Vの抵抗測定用パルスを挿入し、抵抗値が1 M Ω を越えたところでフォーミング処理を終了した。

【0124】終了時のパルスの波高値は、 $5.0\sim5.1$ Vであった。このときの真空容器内部の圧力は、 2.7×10^{-4} Paであった。

【0125】工程-f

続いて活性化工程を行った。真空容器45内は、イオン

ボンプにより、一旦、 10^{-6} Pa程度に排気した後、ガス発生装置47と流量調整弁48を制御してアセトンを導入し圧力を 2.7×10^{-1} Paとなるように調節した。このとき同時に排気装置の駆動回路を制御しゲートバルブを絞って排気速度も調整した。

【0126】素子に印加するパルスは、交互に逆方向の極性を有する矩形波パルスで、パルス幅はどちらの極性のパルスも同じで、 $T1=1\,\mathrm{msec}$.、パルスの間隔は、 $T2=1\,\mathrm{0\,msec}$.、したがって $1\,\mathrm{nm}$ は20 $\mathrm{0\,msec}$.、周波数は $5\,\mathrm{0\,Hz}$ とした。パルス波高値 Vact 2 V 4 min 1 n 2 vol 6 vol 7 vol 7 vol 8 vol 8 vol 8 vol 9 vol

【0127】活性化促進層の厚みの異なる試料a、b、cの活性化時間と効率の関係は図12のようになり、活性化促進層の厚い場合は長い時間活性化すると効率が低下する傾向がある。

【0128】工程-g

最後に10-5Paの真空中で250℃で12時間安定化を行った。

【0129】この後、16 Vの三角波パルスを印加し、電子放出特性の測定を行った。真空容器内の圧力は 1.3×10^{-6} Pa、アノード電極と電子放出素子の距離は4 mm、電位差は1 k V とした。48 個の電子放出素子の放出電流のばらつきは、a、b、c の試料で10%、4%、7%であった。

【0130】(比較例)青板ガラス基板に酸化アルミニウムおよび酸化シリコン膜を形成せず、その他の作製工程は実施例1と同一の電子放出素子を作製した。この場合、48個の素子の放出電流のばらつきは16%であった。

【0131】(実施例2)活性化抑制層として酸化タンタルを真空蒸着法により堆積したほかは実施例1と同様に48個の表面伝導型電子放出素子を作製した。活性化促進層の厚みは 0.15μ m、 0.05μ m、 0.02μ mである。48個の電子放出素子の放出電流のばらつきはそれぞれで13%、5%、6%であった。

【0132】(実施例3)活性化抑制層としてプラズマ CVD法により窒化シリコン膜を堆積したほかは実施例 1と同様に48個の表面伝導型電子放出素子を作製した。活性化促進層の厚みは0.2μm、0.07μm、である。電子放出素子の放出電流のばらつきは、14%、7%であった。以上説明したように、本発明の活性化促進層と活性化抑制層を有する実施例1~3の結果は、いずれも、活性化促進層と活性化抑制層を持たない比較例の結果よりも、放出電流のばらつきが少なかった。

【0133】また、前述した実施例では、活性化抑制層として、酸化アルミニウム、酸化タンタル、窒化シリコン、を用いた例を述べたが、実施形態の欄で前述した、酸化チタン、窒化アルミニウム等でも、同様に、比較例

よりも、電子放出特性のばらつきが少ない電子放出素子 を形成することができる。

【0134】(実施例4)本実施例は基板上に本発明表面伝導型伝出素子を複数配置し、図7に模式的に示したようにマトリクス的に配線した電子源及びそれを用いた画像表示装置の製造に本発明を用いた例である。

【0135】以下、図13のプロセスの説明図に沿って説明する。

【0136】工程-A

清浄化した青板ガラス1上に真空蒸着法により、厚さ5 nmのCr、厚さ600nmのAuを順次積層した後、ホトレジスト(AZ1370・ヘキスト社製)をスピンナーにより回転塗布し、ベークした後、ホトマスク像を露光、現像して下配線パターンを形成し、Au/Cr堆積膜をウェットエッチングして所望の形状の下配線72を形成した(図13(A))。

【0137】工程-B

次に厚さ1.0μmの酸化シリコン膜からなる、層間絶縁層121をRFスパッタ法により堆積した(図13 (B))。

【0138】工程-C

層間絶縁層 121上にRFスパッタ法により酸化アルミニウムの活性化抑制層 2および酸化シリコン膜の活性化促進層 3をそれぞれ 2 μ m、0 . 0 5 μ m 形成した(図 1 3 (c))。

【0139】工程-D

工程BおよびCで堆積した酸化シリコン膜と酸化アルミニウム膜にコンタクトホール122を形成するためのホトレジストパターンを作り、これをマスクとした層間絶縁層121をエッチングしてコンタクトホール122を形成した。エッチングは CF_4 と H_2 ガスを用いたRIE(Reactive Ion Etching)法によった(図13(D))。

【0140】工程-E

その後、素子電極4、5と素子電極間ギャップGとなるべきパターンをホトレジスト(RD-2000N-41・日立化成社製)で形成し、真空蒸着法により、厚さ5nmのTi、厚さ100nmのNiを順次堆積した。ホトレジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間隔3μm、幅300μmの素子電極4、5を形成した(図13(E))。

【0141】工程-F

コンタクトホール 122 部分以外にレジストパターンを 形成し、真空蒸着により厚さ 5nmのTi、厚さ 500nmのAu を順次堆積した。リフトオフにより不要な部分を除去することにより、コンタクトホールを埋め込んだ(図 13(F))。

【0142】工程-G

素子電極4、5の上に上配線73のホトレジストパターンを形成した後、厚さ5nmのTi、厚さ500nmの

Auを順次真空蒸着により堆積し、リフトオフにより不要な部分を除去して、所望の形状の上配線73を形成した(図13(G))。

【0143】工程-H

次に、膜厚30nmのCr膜124を真空蒸着により堆積、導電性薄膜6の形状の開口部を有するようにパターニングし、その上にPdアミン錯体溶液(ccp4230)をスピンナーにより回転塗布、300℃12分間の加熱焼成処理を施してPdO微粒子よりなる導電性薄膜123を形成した。この膜の膜厚は70nmであった(図13(H))。

【0144】工程-I

Cr膜124をエッチャントを用いてウェットエッチングしてPdO微粒子よりなる導電性膜123の不要部分とともに除去し、所望の形状の導電性薄膜6を形成した。抵抗値は $Rs=4\times10^4$ Ω/\square 程度であった(図13(1))。次に、この様にして作成した電子源を用いて画像形成装置を構成した例を図8を用いて説明する。

【0145】工程-I

電子源基板71をリアプレート81上に固定した後、基板71の5mm上方に、フェースプレート86(ガラス基板83の内面に蛍光膜84とメタルバック85が形成されて構成される)を支持枠82を介し配置し、フェースプレート86、支持枠82、リアプレート81の接合部にフリットガラスを塗布し、大気中で400℃で10分間焼成することで封着した。またリアプレート81への基板71の固定もフリットガラスで行った。図8において、74は電子放出素子、72、73はそれぞれX方向及びY方向の素子配線である。

【0146】蛍光膜84は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形状を採用し、先にブラックストライプを形成し、その間隙部に各色蛍光体を塗布し、蛍光膜84を作製した。ブラックストライプの材料としては、通常良く用いられている黒鉛を主成分とする材料を用いた。ガラス基板83に蛍光体を塗布する方法はスラリー法を用いた。

【0147】また、蛍光膜84の内面側には通常メタルバック85が設けられる。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、A1を真空蒸着することで作製した。

【0148】フェースプレート86には、更に蛍光膜84の導電性を高めるため、蛍光膜84の外面側に透明電極(不図示)が設けられる場合もあるが、本実施例では、メタルバックのみで十分な導電性が得られたので省略した。

【0149】前述の封着を行う際、カラーの場合は各色 蛍光体と電子放出素子とを対応させなくてはいけないた め、十分な位置合わせを行った。

【0150】工程-J

以上のようにして完成したガラス容器内の雰囲気を排気管(不図示)を通じ真空ポンプにて10-4Pa程度の真空度まで排気した。Y方向配線を共通結線して1ライン毎にフォーミング処理を行う。フォーミングは実施例1で採用した条件で行った。

【0151】工程-K

つづいて、活性化処理を行う。排気管を活性化物質であるアセトンが充填されたアンプルに接続する。アセトンをパネル内に導入し圧力が1. 3×10^{-1} Paとなるように調整して、 $18 \vee$ 矩形波パルスを印加する。パルス幅は 100μ sec.、パルス間隔は20 msec.とした

【0152】活性化処理は、1行づつ実行した。一つの行の素子に接続された1本のX方向配線に、波高値Vact=18Vの矩形波パルスを印加し、Y方向配線は、工程Jと同様に共通電極に結線する。

【0153】1分間毎にパルスを三角波に変更し、If -Vf 特性を測定する。Vf2=Vact/2=9Vc おける If の値が、If (Vf2) $\geq If$ (Vact) /220 であれば、30 秒間矩形波パルスの波高値を 19Vc 上昇させ、その後 18Vc 戻して活性化処理を継続する。

【0154】1素子あたりの素子電流がIf(18V) ≥2mAとなったところでその行の活性化を終了し、つ ぎの行の活性化処理に移って、同様の処理を繰り返す。 【0155】工程−L

すべての行の活性化が終了したところで、ガス導入装置のバルブを閉じアセトンの導入を停止し、ガラスパネル全体を約200℃に加熱しながら排気、5時間排気を続けたところで、単純マトリクス駆動により、電子を放出させ、蛍光体膜を全面発光させ、正常に動作することを確認した後、排気管を加熱溶着して封じきる。この後、高周波加熱によりパネル内に設置したゲッター(不図示)を高周波加熱によりフラッシュさせる。

【0156】以上の工程により、実用上十分な明るさの画像表示装置が作製でき、輝度むらが12%以下に抑さえられた。

[0157]

【発明の効果】以上説明したように、本発明の電子放出素子によれば、作製工程のばらつきによる、素子間の電子放出特性のばらつきを抑え、高い電子放出効率を有する電子放出素子を提供できる効果が得られる。

【0158】すなわち、本発明によれば、活性化抑制層上に活性化促進層を形成し、該活性化促進層上に電子放出素子を形成することにより、活性化工程において、活性化過剰による特性の低下が抑制され、活性化が、どの素子でも同程度に進むため、放出電流が均一な電子放出素子を形成することができると思われる。

【0159】また、この本発明の電子放出素子を複数個

配列した電子源においても、電子放出素子の位置による ばらつきが少なく、電子放出特性が均一な電子源を得る ことができる。

【0160】また、本発明の電子源を用いた画像形成装置においては、輝度むらが少なく、均一な輝度で動作安定性に優れた画像形成装置を得ることができる。

【図面の簡単な説明】

【図1】本発明を適用した表面伝導型電子放出素子の構成を示す模式的平面図及び断面図である。

【図2】表面伝導型電子放出素子の放出電流の活性化時間依存性を示す図である。

【図3】本発明を適用した表面伝導型電子放出素子の製造に際して採用できる通電フォーミング処理に用いる電圧波形の一例を示す模式図である。

【図4】測定評価機能を備えた真空処理装置の一例を示す模式図である。

【図5】本発明を適用した表面伝導型電子放出素子についての放出電流 I e、素子電流 I f と素子電圧 V f の関係の一例を示すグラフである。

【図6】本発明を適用した、はしご状配置した電子源の 一例を示す模式図である。

【図7】本発明を適用した単純マトリクス配置した電子源の一例を示す模式図である。

【図8】本発明を適用した画像形成装置の表示パネルの 一例を示す模式図である。

【図9】蛍光膜の一例を示す模式図である。

【図10】画像形成装置にNTSC方式のテレビ信号に 応じて表示を行なうための駆動回路の一例を示すブロック図である。

【図11】本発明を適用した表面伝導型電子放出素子の

製造プロセスを示す模式図である。


【図12】実施例1の表面伝導型電子放出素子の放出電流の活性化時間依存性を示す図である。


【図13】実施例4の電子源作製プロセスの説明図である。


【図14】従来の表面伝導型電子放出素子の構成を示す 模式図である。


【符号の説明】


1:基体、2:活性化抑制層、3:活性化促進層、4、 5:素子電極、6:導電性薄膜、7:電子放出部、1 0:活性化抑制層および活性化促進層付き基板、40: 素子電極4 · 5間の導電性薄膜6を流れる素子電流 I f を測定するための電流計、41:電子放出素子に素子電 圧Vfを印加するための電源、42:素子の電子放出部 5より放出される放出電流 I e を測定するための電流 計、43:アノード電極44に電圧を印加するための高 圧電源、44:素子の電子放出部より放出される放出電 流Ieを捕捉するためのアノード電極、45:真空装 置、46:排気ポンプ、71:電子源基板、72:X方 向配線、73:Y方向配線、74:表面伝導型電子放出 素子、75:結線、81:リアプレート、82:支持 枠、83:ガラス基板、84:蛍光膜、85:メタルバ ック、86:フェースプレート、87:高圧端子、8 8:外囲器、91:黒色導電材、92:蛍光体、1₀ 1:表示パネル、102:走査回路、103:制御回 路、104:シフトレジスタ、105:ラインメモリ、 106:同期信号分離回路、107:変調信号発生器、 VxおよびVa:直流電圧源、121:層間絶縁膜、1 22: コンタクトホール、123: 導電性薄膜、12 4:Cr膜













【図10】



【図13】



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-293448

(43) Date of publication of application: 11.11.1997

(51)Int.CI.

H01J 1/30 H01J 31/12

(21)Application number: 08-105018

(71)Applicant: CANON INC

(22)Date of filing:

25.04.1996


(72)Inventor: TAKAGI HIROTSUGU

MIYATA HIROKATSU

(54) ELECTRON EMITTING ELEMENT, ELECTRON SOURCE AND IMAGE FORMING APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an electron source in which a plurality of electron emitting elements have a uniform electron emitting characteristic by forming an insulating substrate of an activation promoting layer and an activation restraining layer laminated on the promoting layer. SOLUTION: An electron emitting element comprises, on an insulating substrate 10, a pair of element electrodes 4, 5 disposed opposite to each other, and a conductive thin film 6 interposed between the electrodes 4, 5 and provided with an electron emitter 7. The substrate 10 is constituted by laminating, on a base 1, an activation promoting layer 3 having a thermoconductivity lower than that of an activation restraining layer 2 on the restraining layer 2 made of an excellent thermoconductive insulating material. The base 1 is preferably made of quartz glass, glass including a reduced quantity of impurity, ceramics, an Si substrate or the like; the restraining layer 2, of



oxides such as aluminum oxide or nitride such as silicon nitride; the promoting layer 3, of SiO2 or glass including mainly SiO2; and the thin film 6, a particulate film composed of particles. The emitter 7 is formed of a crack of high resistance generated by energizing a part of the thin film 6.

LEGAL STATUS

[Date of request for examination]

13.05.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3320303

[Date of registration]

21.06.2002

[Number of appeal against examiner's decision of rejection]

. . . .

· Searching PAJ

2/2 ページ

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

	=	₹	= = = = = = = = = = = = = = = = = = = 		÷			₹ 5
			a defe				i i i i i i i i i i i i i i i i i i i	
							الشراع المراجعات	
							Y A & Y	
					E.			1
			×,					9
			****			20		
			A STATE OF THE STA					15
				4				
	,							
	4							,
					. fs			
						See "	X	
							2	
			e .				·	
			· · · · · · · · · · · · · · · · · · ·					
			,					
	* *							
				*				
			r.		* 12			. *
					:			
	•							
				#			7 X	
					7			
. *								
					*			
		*			•			
					*	· · · · · · · · · · · · · · · · · · ·		
		· ·	. *					
			- ()					
							¥-	
			* *				10	
	24							
			. *		*	4		
	÷.			_1 * _A _/				1
			*			•		*
					• 4			
	*.			* * * * * * * * * * * * * * * * * * *				
	\$\frac{1}{2}							
	3		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			• 21, 0		